JP3-30457

Title: Hybrid Integrated Circuit

In the drawings, 1 circuit board, 2 SIL terminal, 3 electronic device, 4 motherboard, 6 solder, 7 DIL terminal.



⑩日本国特許庁(JP)

(1)実用新案出願公開

® 公開実用新案公報(U)

平3-30457

@Int. Cl. 5

識別配号

庁内整理番号

四公開 平成3年(1991)3月26日

H 05 K H 01 R H 05 K

8727-5E 6901-5E 8727-5E HCD

審査請求 未請求 請求項の数 2 (全3 頁)

日考案の名称 混成集積回路

> ②実 題 平1-90551

> > 稔

多出 顧 平1(1989)8月1日

個考 案 者 池戸

兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株

式会社内

の出 願 人 富士通テン株式会社 四代 理 人 弁理士 青 柳

兵庫県神戸市兵庫区御所通1丁目2番28号

砂実用新車登録請求の範囲

1 電子部品3を実装する小面積の回路基板1 Ł,

該回路基板の一端部に固定された複数のシン グルインライン用端子2とを備え、

該端子を交互に逆向きに折り曲げ、前配基板 を立てた状態でマザーボードに面実装できる形 状にフォーミングしてなることを特徴とする混 成集積回路。

2 電子部品3を実装する小面積の回路基板1 ٤. .

該回路基板の一端部に交互に逆向きとなるよ う固定された複数のデュアルインライン用端子 7とを備え、

該端子を交互に逆向きに折り曲げ、前記基板 を立てた状態でマザーポードに面実装できる形 状にフォーミングしてなることを特徴とする混 成集積回路。


図面の結単な説明

第1図は本考案の第1の原理図、第2図は本考 案の第2の原理図、第3図は本考案のDIL用端子 取付時の説明図、第4図は本考案のマザーボード 搭載時の説明図、第5図は従来のデイスクリート 実装型端子の説明図、第6図は従来の面実装型端 子の説明図である。

図中、1 ······回路基板、2 ······SIL用端子、3 ……電子部品、4……マザーボード、6……半 田、7……DIL用端子である。

(4) 斜视图

(b) 细面図




本考案の第1の原期図

第一目

(a) 新视图


(b) 如面図




本考案の第2の原理図

(a) 表面






DIL用端子取付時の説明図 **登 3 図**





- 122 -


(a) S I L












従来のディスクリート 実装型端子の脱明図

第 5 図


(a) D I L



(b)



(a) S I L



従来の面奥装型端子の説明図

第6図